


Práctico de laboratorio Nº2

Decodificadores Comercial // Verilog

- **Autores:**
  - Diego Antonio Gallardo Tuanama - Leg. 405800
  - Marcos Raúl Gatica - Leg. 402006
  - Marcos Antonio Acevedo - Leg. 402898
- **Curso:** 3R2
- **Docentes:**
  - Ing. Sergio Daniel Olmedo
  - Ing. Jorge Mercado
- **Asignatura:** Técnicas digitales I - Departamento de Ingeniería electrónica.
- **Institución:** Universidad Tecnológica Nacional - Facultad Regional de Córdoba.

UTN FRC

Índice

1. INTRODUCCIÓN **1**

2. EJERCICIO 2.1: Utilizar conversor BCD **1**
2.1. El decodificador BCD . . . 1
2.2. Materiales usados . . . 1
2.3. Procedimiento . . . 1
2.4. Preguntas de análisis . . . 2
2.5. Conclusiones . . . 3

3. EJERCICIO 2.2: HDL decodificador BCD **4**
3.1. Materiales utilizados . . . 4
3.2. Procedimiento . . . 4
3.3. Código HDL Verilog . . . 4
3.4. Conclusiones . . . 5

1. INTRODUCCIÓN

Este informe tiene el objetivo de resumir la práctica del manejo de decodificadores comerciales (empleando el CD4511), resolver problemas prácticos con el kit CPLD, uso de Xilinx y el lenguaje de descripción de hardware Verilog.

2. EJERCICIO 2.1: Utilizar conversor BCD

La consigna de este ejercicio es utilizar un conversor BCD a 7 segmentos CD4511 con el minilab. Se hace enfasis en que se debe aprovechar todo el potencial del integrado, especialmente las entradas de control LE, $\overline{BI}$ y $\overline{LT}$.

2.1. El decodificador BCD

Este decodificador toma como entrada un número en forma binaria y luego forma en su salida la secuencia exacta para representar ese número binario en el display, transformado a base decimal.

Nombre del pin	Pin.	Tipo	Descripción
VDD	16	Potencia	Tensión de suministro (3 a 15V)
GND	8	Potencia	Terreno (0V)
a-f	9 a 15	Producto	Salidas para la pantalla de 7 segmentos
D0-D3	7, 1, 2, 6	Entrada	Entrada de datos de 4 bits
$\overline{LT}$	3	Entrada	Prueba de lámpara. Enciende todos los segmentos cuando BAJO.
$\overline{BL}$	4	Entrada	Blanking Prueba. Apaga todos los segmentos cuando BAJO.
LE	5	Entrada	Latch Habilitar. Almacena el estado actual cuando ALTO.




Figura 1: Pines del CD4511

2.2. Materiales usados

- Mini laboratorio (minilab)
- Decodificador BCD a 7 segmentos CD4511
- Resistores (para limitar la corriente al display)
- Display de 7 segmentos
- Fuente de alimentación V_{CC}
- Cables Dupont

2.3. Procedimiento

I. Se analizó el datasheet del *CD*4511.
II. Se armó el circuito siguiendo el esquemático. Identificando los pines del decodificador BCD a 7 segmentos y el display según fabricante.
III. Se colocaron las resistencias limitadoras de corriente al display de 7 segmentos.
IV. Se energizó el circuito con la fuente de alimentación.
V. Proporcionamos una entrada en formato BCD de 4 bits al decodificador y se observó el resultado en el display.

El siguiente esquemático representa la conexión realizada:




Figura 2: Esquemático

Los interruptores que aparecen pertenecen a las llaves selectoras del minilab empleado.




Figura 3: Implementación

2.4. Preguntas de análisis

I. **¿Cuál es la función del decodificador BCD a 7 segmentos?**

El decodificador CD4511 es un circuito integrado BCD (decimal codificado a binario) a siete segmentos que permite mostrar valores numéricos en un display usando de entrada un código BCD. Sirve como ”traductor” de instrucciones (combinaciones binarias de 4 bits 0000-1001) en las señales adecuadas para activar segmentos del display, de modo que se muestre el digito correspondiente del 0 al 9.

II. **¿Cuál es la conexión adecuada entre el decodificador y el display de 7segmentos?**

El integrado CD4511 posee 4 entradas de datos: **D C B A** para el código en BCD. Posee siete salidas: $a \rightarrow g$ que controlan los segmentos del display. Cuenta con entradas de control (LATCH ENABLE), BLANKING y LAMP TEST que permiten almacenar de forma tempotal un valor, apagar el display sin perder el dato o encender todos los segmentos simultáneamente.

III. **¿Qué sucede si se proporciona una entrada inválida al decodificador?**

Dicho escenario se responde mirando la tabla de verdad del decodificador CD4511:

Decimal	D3	D2	D1	D0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	1	1	1

Cuando se ingresa un valor binario existente en la tabla, se activan las salidas correspondientes para formar el digito en el display, para cualquier otro valor incorrecto (ej: mayor que 1001), el decodificador apaga el display poniendo sus salidas a 0 (los ”Blank”).

IV. **¿Cuál es la relación entre los bits de entrada y los segmentos del display?**

Es lógica y combinacional: cada segmento de salida (a, b, c, d, e, f, g) responde a una función booleana individual determinada por 4 bits de código de BCD. El decodificador traduce cada valor binario en el patrón específico para encender los segmentos del display. Para los minitérminos m_{10} al m_{15} el decodificador pone a 0 todas las salidas.

V. **¿Cuál es la utilidad de los resistores del circuito?**

Los resistores permiten limitar la corriente directa que llega a los leds que conforman el display de 7 segmentos. Dado que un led tiene una curva tensión-corriente exponencial una vez superada la tensión umbral $V_F \approx 2V$, lo que provocaría que le demande más corriente a la fuente y termine quemando el display. Se dispone un resistor por cada segmento.

2.5. Conclusiones

Se comprobó la tabla de verdad de los pines de entrada del decodificador para visualizar las combinaciones del display de 7 segmentos sin inconvenientes complejos. Se ha tomado un tiempo extenso en instalar las conexiones.

3. EJERCICIO 2.2: HDL decodificador BCD


El objetivo de este ejercicio es describir en Verilog HDL el comportamiento completo del decodificador BCD a 7 segmentos.

3.1. Materiales utilizados

- Kit CPLD.
- Software Xilinx.

3.2. Procedimiento

I. Se describió en HDL Verilog.
II. Sintetizó para obtener el RTL para el CPLD XC9582XL.
III. UCF:
   - Identificar los pines del display de 7 segmentos.
   - Identificar el transistor que activa el display.
   - Identificar la llave a usar.
IV. Se implementó el diseño y la simulación.
V. Conectado de CPLD y la fuente de alimentación.
VI. Borrado del viejo CPLD desde Manager Configuration Project y cargado del binario JED.



(a) 1 - CPLD **(b)** 1 - CPLD

Figura 4: Algunos digitos del CPLD

3.3. Código HDL Verilog

El código HDL Verilog empleado para comprobar el display de 7 segmentos fue el siguiente:

```
module bcdTo7Seq(
    input [3:0] BCD,
    input LT, BL,
    output mosfet,
    output reg [6:0] display
);

assign mosfet = 0;

always @(*) begin
    if (!LT)
        display = 7'b1111111;
    else if (!BL)
        display = 7'b0000000;
    else begin
        case (BCD)
            4'd0: display = 7'b1111110;
            4'd1: display = 7'b0110000;
            4'd2: display = 7'b1101101;
            4'd3: display = 7'b1111001;
            4'd4: display = 7'b0110011;
            4'd5: display = 7'b1011011;
            4'd6: display = 7'b1011111;
            4'd7: display = 7'b1110000;
            4'd8: display = 7'b1111111;
            4'd9: display = 7'b1110011;
            default: display = 7'b0000000;
        endcase
    end
end

endmodule
```

3.4. Conclusiones

La configuración de los pines de salida ha presentado problemas debido a que no coincidía con la síntetis hecha. Analizando: nuestra asignación de pines en el hardware estaba incorrecta. Corregido el inconveniente: el display de 7 segmentos respondió correctamente a nuestras entradas.